本規范只簡(jiǎn)紹EMC的主要原則與結論，為硬件工程師們在開(kāi)發(fā)設計中拋磚引玉。
電磁干擾的三要素是干擾源、干擾傳輸途徑、干擾接收器。EMC 就圍繞這些問(wèn)題進(jìn)行研究。最基本的干擾抑制技術(shù)是屏蔽、濾波、接地。它們主要用來(lái)切斷干擾的傳輸途徑。廣義的電磁兼容控制技術(shù)包括抑制干擾源的發(fā)射和提高干擾接收器的敏感度，但已延伸到其他學(xué)科領(lǐng)域。
本規范重點(diǎn)在單板的EMC 設計上，附帶一些必須的EMC 知識及法則。在印制電路板設計階段對電磁兼容考慮將減少電路在樣機中發(fā)生電磁干擾。問(wèn)題的種類(lèi)包括公共阻抗耦合、串擾、高頻載流導線(xiàn)產(chǎn)生的輻射和通過(guò)由互連布線(xiàn)和印制線(xiàn)形成的回路拾取噪聲等。
在高速邏輯電路里，這類(lèi)問(wèn)題特別脆弱，原因很多：
1、電源與地線(xiàn)的阻抗隨頻率增加而增加，公共阻抗耦合的發(fā)生比較頻繁；
2、信號頻率較高，通過(guò)寄生電容耦合到布線(xiàn)較有效，串擾發(fā)生更容易；
3、信號回路尺寸與時(shí)鐘頻率及其諧波的波長(cháng)相比擬，輻射更加顯著(zhù)。
4、引起信號線(xiàn)路反射的阻抗不匹配問(wèn)題。
一、總體概念及考慮
1、五一五規則，即時(shí)鐘頻率到5MHz 或脈沖上升時(shí)間小于5ns，則PCB 板須
采用多層板。
2、不同電源平面不能重疊。
3、公共阻抗耦合問(wèn)題。
VN1＝I2ZG 為電源I2 流經(jīng)地平面阻抗ZG 而在1 號電路感應的噪聲電壓。
由于地平面電流可能由多個(gè)源產(chǎn)生，感應噪聲可能高過(guò)模電的靈敏度或數電
的抗擾度。
解決辦法：
①模擬與數字電路應有各自的回路，最后單點(diǎn)接地；
②電源線(xiàn)與回線(xiàn)越寬越好；
③縮短印制線(xiàn)長(cháng)度；
④電源分配系統去耦。
4、減小環(huán)路面積及兩環(huán)路的交鏈面積。
5、一個(gè)重要思想是：PCB 上的EMC 主要取決于直流電源線(xiàn)的Z 0
C→∞，好的濾波，L→0，減小發(fā)射及敏感。
如果 < 0.1Ω極好。
二、布局
下面是電路板布局準則：
1、晶振盡可能靠近處理器
2、模擬電路與數字電路占不同的區域
3、高頻放在 PCB 板的邊緣，并逐層排列
4、用地填充空著(zhù)的區域
三、布線(xiàn)
1、電源線(xiàn)與回線(xiàn)盡可能靠近，最好的方法各走一面。
2、為模擬電路提供一條零伏回線(xiàn)，信號線(xiàn)與回程線(xiàn)數目之比小于5：1。
3、針對長(cháng)平行走線(xiàn)的串擾，增加其間距或在走線(xiàn)之間加一根零伏線(xiàn)。
4、手工時(shí)鐘布線(xiàn)，遠離I/O 電路，可考慮加專(zhuān)用信號回程線(xiàn)。
5、關(guān)鍵線(xiàn)路如復位線(xiàn)等接近地回線(xiàn)。
6、為使串擾減至最小，采用雙面＃字型布線(xiàn)。
7、高速線(xiàn)避免走直角。
8、強弱信號線(xiàn)分開(kāi)。
滬公網(wǎng)安備31010802001143號
